(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(11) 6-29310 (A) (43) 4.2.1994 (19) JP

(21) Appl. No. 4-183586 (22) 10.7.1992


(71) FUJITSU LTD (72) NORIAKI SATO

(51) Int. Cl⁵. H01L21/336,H01L29/784

PURPOSE: To reduce a contact resistance and a sheet resistance and to further provide a shallow source/drain diffused layer by forming the source/drain of a metal silicide layer and a protective layer formed on substantially the entire

surface, and forming the protective layer of a conductive layer.


CONSTITUTION: A source/drain of a field-effect transistor has a metal silicide layer 8 formed substantially over the entire surfaces of source/drain regions 6, 12, and a protective layer 9 formed substantially over the entire surface of the layer 8, and the layer 9 is formed of a conductive layer. For example, a gate electrode 4, an SiO₂ layer 5 are formed, medium-doped source/drain diffused layers 6 are formed, a sidewall 7 is formed, and a TiSi₂ layer 8 is formed. Then, amorphous silicon 9 to become a protective layer is selectively formed on the layer 8, an SiO₂ film 10 is formed on the entire surface, and a high-doped source/drain layer 12 is formed.



13. aluminum wirings

WEST





Document Number 1

Entry 1 of 1

File: DWPI

Feb 4, 1994

DERWENT-ACC-NO: 1994-078163

DERWENT-WEEK: 199410

COPYRIGHT 1999 DERWENT INFORMATION LTD

TITLE: Semiconductor device with source and drain region contg. metal silicide layer - obtd. by forming source and drain diffusion layer under stacked metal silicide layer and amorphous silicon, enabling implanting concd. impurity NoAbstract

PATENT-ASSIGNEE: FUJITSU LTD[FUIT]

PRIORITY-DATA:

1992JP-0183586

July 10, 1992

PATENT-FAMILY:

PUB-NO

PUB-DATE

LANGUAGE

PAGES

MAIN-IPC

JP 06029310 A

February 4, 1994

N/A

007

H01L021/336

APPLICATION-DATA:

PUB-NO

APPL-DESCRIPTOR

APPL-NO

APPL-NO

JP06029310A

July 10, 1992

1992JP-0183586

N/A

INT-CL (IPC): H01L 21/336; H01L 29/784

ABSTRACTED-PUB-NO: JP06029310A

EQUIVALENT-ABSTRACTS:

CHOSEN-DRAWING: Dwg.1/8

TITLE-TERMS:

SEMICONDUCTOR DEVICE SOURCE DRAIN REGION CONTAIN METAL SILICIDE LAYER OBTAIN FORMING SOURCE DRAIN DIFFUSION LAYER STACK METAL SILICIDE LAYER AMORPHOUS SILICON ENABLE IMPLANT IMPURE NOABSTRACT

DERWENT-CLASS: L03 U11

CPI-CODES: L04-A01; L04-C02B; L04-C03; L04-C10F;

EPI-CODES: U11-C05D4; U11-C18A3;

SECONDARY-ACC-NO:

CPI Secondary Accession Numbers: C1994-035697 Non-CPI Secondary Accession Numbers: N1994-061096

Main Menu | Search Form | Result Set | | Show S Numbers | Edit S Numbers

First Fire was Escament Nest Endument

Full Title Citation Front Review Classification Date Reference Claims MMC

Help

Logout

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-29310

(43)公開日 平成6年(1994)2月4日

(51) Int.Cl.⁵

識別記号

庁内整理番号 FI

技術表示警所

H01L 21/336

29/784

7377-4M

H01L 29/78

301 P

審査請求 未請求 請求項の数3(全 7 頁)

(21)出願番号

特顯平4-183586

(71)出願人 000005223

官士通株式会社

(22)出願日 平成4年(1992)7月10日

神奈川県川崎市中原区上小田中1015番地

(72)発明者 佐藤 典章

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74)代理人 弁理士 井桁 貞一


(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【目的】 ソース/ドレイン領域にメタルシリサイド層を有する半導体装置及びその製造方法に係わり、そのコンタクト抵抗及びシート抵抗の低抵抗化、さらに浅いソース/ドレイン拡散層を備えた半導体装置及びその製造方法を提供する。

【構成】 ソース/ドレインおよびゲート電極を備えた 電界効果トランジスタにおいて、ソース/ドレインは、 ソース/ドレイン領域表面のほぼ全面に形成されたメタ ルシリサイド層と、メタルシリサイド層表面のほぼ全面 に形成された保護層とからなり、その保護層とは導電層 である。

本発明の実施例1における MOS FETの工程所面図



1

【特許請求の範囲】

【請求項1】ソース/ドレインおよびゲート電極(4) を備えた電界効果トランジスタにおいて、

前記ソース/ドレインは、

ソース/ドレイン領域(6,12)表面のほぼ全面に形 成されたメタルシリサイド層(8)と、

酸メタルシリサイド層(8)表面のほぼ全面に形成され た保護層(9)とからなり、

該保護層 (9) は導電層であることを特徴とする半導体

【請求項2】基板(1)上に絶縁膜(3)を形成する工 程と、

該絶縁襲(3)上に半導体層を形成する工程と、

該半導体層を選択的に除去し、ゲート電極(4)を形成

該ゲート電極(4)をマスクにして、前記基板(1)中 に一導電型の第一の不純物を注入し、第一の不純物層 (6)を形成する工程と、

該第一の不純物層(6)上に、メタルシリサイド層 (8)を形成する工程と、

該メタルシリサイド層(8)上に、半導体層(9)を形 成する工程と、

次いで、前記ゲート電極(4)をマスクにして、前記基 板(1)中に一導電型の第二の不純物を注入し、第二の 不純物層(12)を形成する工程とを有することを特徴 とする半等体装置の製造方法。

【請求項3】請求項2において、前記ゲート電極(4) をマスクにして、前記基板(1)中に前記一導電型の第 一の不純物を打込む工程の後に、該ゲート電極(4)の 側面にサイドウォール (7) を形成する工程を有するこ 30 とを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置及びその製 造方法に係わり、特にソース/ドレイン領域にメタルシ リサイド層を有する半導体装置及びその製造方法に関す る。近年、IC(Integrated Circuit)の高集積化は、 MOSFET Chetal Oxide Semiconductor Field Effe ct Transistor) の微細化とともに実現してきた。MO SFETの微細化は、ゲート長に代表される加工寸法の 40 縮小のみならず、縦方向の縮小(ソース/ドレイン拡散 層のシャロー化等)によるところが大きい。

【0002】ゲート長が、ハーフミクロンからクォータ ーミクロン領域になってきて、ソース/ドレインの深さ が0. 1μm以下というような浅い拡散層になると、拡 散層表面に必要な不純物濃度も約10°0 c m⁻³から10 1°c m-1に低下する。これによって、逆に拡散層のシー ト抵抗が増加し(100Ω/sg以上)、トランジスタ としての駆動能力が低下してしまう。したがって、ソー スノドレイン拡散層のシート抵抗を低下する必要があ 50 じる。図7は、従来のソース/ドレイン領域における不

る。

[0003]

【従来の技術】ソース/ドレイン拡散層のシート抵抗を 低下する方法として、メタルシリサイド層をソース/ド レイン拡散層の表面に形成する方法がある。しかし、ソ ース/ドレイン形成のための不純物イオン注入をメタル シリサイド層形成後に行うと、以下に示す3つの問題が 生じる。

2

【0004】① イオン注入の結果、メタルシリサイド 10 中に形成される欠陥が、活性化アニール時に、注入され た不純物を増速拡散してしまう。

② イオン注入の結果、メタルシリサイドがアモルファ ス化され、ストレスが増大し、ひどい場合にはメタルシ リサイドが剥がれてしまう。

③ アモルファス化したメタルシリサイドは、活性化ア ニール温度を高くしなければならない。なぜなら、活性 化アニール温度が低いと、熱処理後にも欠陥を残し、接 合り一クの原因となってしまうためである。また、活性 化アニール温度が高いと、シャロー化が十分行われな 20 W.

【0005】そこで、まず不純物イオン注入を行ってソ ース/ドレイン拡散層を形成した後、ソース/ドレイン 拡散層上にメタルシリサイド層を形成するというのが、 従来おこなわれている方法である。次に、この従来のM OSFETについて説明する。図6 (a) は、従来のM OSFETにおける製造途中の断面図である。図中、2 1はp型シリコン基板、22はフィールド酸化膜となる SiOz膜、23は、ゲート酸化膜となるSiOz膜、 24はゲート電極、25は5102膜、26はLDD (Lightly Doped Drain) 構造のソース/ドレイン拡散 層、27はサイドウォールである。

【0006】 図6(b)は、図6(a)に続く工程を示. した図であり、図中、図6 (a) と同符号のものは同一 のものを示している。また、この工程以降の説明を以下 に示す。図6(b)参照。まず、スパッタリング法によ り、全面に厚さ300人のTi28を形成する。次い で、RTA(短時間熱処理技術)法により、650℃で 30秒間の熱処理を行い、Tiとp型シリコン基板21 とを反応させる。次いで、未反応のTiを除去し、再度 RTA法により、800℃で60秒間の熱処理を行い、 厚さ600AのTIS1』層を形成する。

【0007】その後、図示しないが、層間分離膜である BPSGを積層し、その適所にコンタクトホールを形成 する。そして、このコンタクトホールにアルミ配線を形 成することにより、従来のMOSFETが製造されてい る。

[0008]

【発明が解決しようとする課題】ところが、以上述べた ような従来のMOSFETでは、以下のような問題が生

純物の深さ方向のプロファイルを示しており、図6の断 面図におけるソース/ドレイン拡散層26に対応してい る。図中、縦軸は不純物濃度 (c m-1) 、横軸は深さ (人) を示している。また、点線はイオン注入直後のブ ロファイル、一点鏡線はソース/ドレイン拡散層26の プロファイル、実験はTiSi: 層形成後のプロファイ ルを示している。

【0009】図7(a)は、イオン注入した後に、活性 化アニールをおこなった時のソース/ドレイン拡散層2 6のプロファイルを示しており、この時の表面濃度は2 ×10¹ c m⁻³ である。図7(b)は、図7(a)のエ 程後、ソース/ドレイン拡散層26上にTiSia層を 形成した後のプロファイルを示している。この時の表面 畿度は2×1019 cm-3よりも少なくなり、所望の濃度 を得られなくなっている。

【0010】 この図7 (b) について、図6 (b) を参 照して説明する。全面にTi層28を形成した後、Ti Sir層を形成するために熱処理を行う。この熱処理に より、T1層中やT1/シリコン基板界面での不純物イ オンの拡散が著しく大きいため、T1層表面から不純物 20 がOut-Diffusion してしまったり、不純物がTi層中へ 拡散してしまう。したがって、拡散層の不純物プロファ イルを変化させたり、再拡散により不純物分布は大きく 崩れ、TiSiz 層/シリコン基板界面での不純物濃度 が低下し、コンタクト抵抗の増大を招く。ひどくなる と、接合がショットキー特性を生じるようになり、ノン オーミックな接合となってしまう。

【0011】また、ソース/ドレイン拡散層26を形成 するためのイオン注入において、予めTiSi」層の形 成を考えて、不純物イオンを深く打ち込むことによりT 30 IS1: 層/シリコン基板界面での不純物濃度が低下す ることを防ぐ方法がある(図8参照)。図8は、従来の ソース/ドレイン領域における不純物の深さ方向のプロ ファイルを示している。図中、図7と同符号のものは同 --のものを示している。

【0012】図8(a)、図8(b)はともに表面濃度 が2×101°cm-3である。しかし、ソース/ドレイン 拡散層が深くなってしまい、短チャネル効果が生じてし まう。また、ソース/ドレイン拡散層26上に絶縁膜 (SiO:) を形成し、ソース/ドレイン拡散層 26と 40 のコンタクトを行うためにコンタクト孔を開孔するエッ チングの際に、TiSix 層/SiOx の選択比が十分 とれず、オーパエッチ時に、TiSi₂層までエッチン グしてしまう。更に、コンタクト孔のエッチングに続く レジスト除去時に、薄いHF(フッ酸)水溶液による後 処理を行うと、TiSi: 層も急速に溶解されてしま う。TiSiュ 層がエッチングされたり、溶解されたり すると、シート抵抗が高くなってしまう。

【0013】このように、従来例の技術では、コンタク

の増大という問題が生じる。したがって、本発明は、コ ンタクト抵抗およびシート抵抗の低抵抗化、さらに浅い ソース/ドレイン拡散層を備えた半導体装置及びその製 造方法を提供することを目的とする。

[0014]

【課題を解決するための手段】上記の問題点は、以下に 示す半導体装置により解決される。すなわち、ソース/ ドレインおよびゲート電極を備えた電界効果トランジス 夕において、ソース/ドレインは、ソース/ドレイン領 域表面のほぼ全面に形成されたメタルシリサイド層と、 メタルシリサイド層表面のほぼ全面に形成された保護層 とからなり、その保護層とは導電層であることを特徴と する半導体装置である。

【0015】そして、その製造方法は以下に示す通りで ある。まず、基板上に絶縁膜を形成し、その絶縁膜上に 半導体層を形成する。次いで、半導体層を選択的に除去 し、ゲート電極を形成する。次いで、ゲート電極をマス クにして、基板中に一導電型の第一の不純物を注入し、 第一の不純物層を形成する。次いで、第一の不純物層上 にメタルシリサイド層を形成し、メタルシリサイド層上 に半導体層を形成する。次いで、ゲート電極をマスクに して基板中に一導電型の第二の不純物を注入し、第二の 不純物層を形成する工程とを含むものである。

【作用】本発明によれば、中濃度のソース/ドレイン拡

[0016]

散層上にメタルシリサイド層を形成し、そのメタルシリ サイド層上にアモルファスシリコン層を形成した後に、 ソース/ドレイン拡散層を形成するので高ドーズ量でイ オン注入することができ、次のような作用が得られる。 【0017】高濃度のソース/ドレイン拡散層を形成す る前に、メタルシリサイド層を形成しているため、メタ ルシリサイド層を形成する時の熱処理にともなう不純物 の再拡散は、事実上考えなくてもよくなる。また、メタ ルシリサイド層形成のためのRTA温度を高くでき(8) 00℃から900℃へ)、メタルシリサイド中の欠陥密 度を減少させられる。その結果、ソース/ドレイン接合 のリーク電流を低下することができる。したがって、コ

【0018】また、高ドーズ量の不純物は、メタルシリ サイド層を通過して、メタルシリサイド層の下にまで拡 散するが、熱処理時間を十分短くし、メタルシリサイド 層も薄くすることにより、保護膜表面での不純物濃度 は、約1020 c m-1を保ちながら、メタルシリサイド層 とシリコン基板の界面では約101°cm-3程度の高濃度 となるような浅い接合を形成することができる。

ンタクト抵抗を十分低くすることが可能である。

【0019】さらに、メタルシリサイド層の上には保護 膜となるアモルファスシリコンが形成されているため、 前述したようなエッチング、後処理、Out-Diffusion に 伴う問題を解消することができる。したがって、本発明 ト抵抗の増大または短チャネル効果、およびシート抵抗 50 によれば、コンタクト抵抗およびシート抵抗の低抵抗 (4)

化、さらに浅いソース/ドレイン拡散層を備えた半導体 装置及びその製造方法を提供することができる。

[0020]

【実施例】以下、本発明の3つの実施例について図面を 参照し、具体的に説明する。

〔実施例1〕本発明の実施例1は、図1乃至図3に示さ れる。図1と図2は、本発明の実施例1におけるMOS FETの工程断面図であり、図2は図1に続く工程であ る。図中、同符号のものは同一のものを示している。

【0021】図1 (a) 参照。p型シリコン基板1上 10 に、公知の技術を用いてLOCOS分離(選択酸化)を 行い、フィールド酸化酸となる厚さ3500人のS10 2 膜2を形成した後、熱酸化により、全面に厚さ100 AのS 1 O2 膜 3 を形成する。図 1 (b) 参照。CVD (化学気相成長) 法により全面に、ゲート電極4となる 厚さ500人のアモルファスシリコン(またはポリシリ コン)、厚さ1000AのWS3を順次積層する。次い で、CVD法により、全面に厚さ300人のSiOz 膜 5を積層する。次いで、全面にフォトレジスト(図示せ ず)を蟄布し、公知のフォトリソグラフィー法により、 フォトレジストのパターンを形成し、そのパターニング されたレジストマスクを用いて、SiOz膜5を選択的 に除去した後、レジストマスクを除去する。次いで、そ のSiOx 膜5をマスクにしてDry エッチング技術によ り、WS1及びアモルファスシリコンを選択的に除去 し、ゲート電極4を形成する。次いで、基板表面よりソ ース/ドレインの不鈍物となる燐イオンをエネルギー1 0 k e V、ドーズ量1×10¹¹ c m⁻¹でイオン注入によ り基板中に打込む。

【0022】図1 (c) 参照。CVD法により、全面に 30 厚さ1000人のSi〇2 膜を形成する。この時のSi ○2 膜の成長温度が800℃程度であるため、前工程に おいてイオン注入された鱗イオンが拡散され、中濃度の ソース/ドレイン拡散層6が形成される。次いで、RI E(反応性イオンエッチング)により全面をエッチング することによって、ゲート電極4の側面にサイドウォー ル7を形成する。

【0023】図1(d)参照。スパッタリング法によ り、全面に厚さ300AのTiを形成する。次いで、R TA(短時間熱処理技術)法により、650℃で30秒 40 間の熱処理を行い、TIとシリコン基板1とを反応させ る。次いで、未反応のTIを除去し、再度RTAによ り、800℃で60秒間の熱処理を行い、厚さ600Å のT 1 S 12 層 8 を形成する。

【0024】図2 (a) 参照。CVD法により、TiS 12 層8上に保護層となる厚さ500人のアモルファス シリコン9を選択的に形成する。この時の条件は、例え ばジシラン(Siz Hz)系ガスを用いて、温度400 ℃、真空度 0. 1 Totrである。図2(b)参照。CVD

る。次いで、基板表面よりソース/ドレインの不純物と なる砒素イオンをエネルギー25keV、ドーズ量4× 1016 cm-8でイオン注入により基板中に打込む。

【0025】その後、図2(c)のように、層間分離膜 であるBPSG11を積層し、その適所にコンタクトホ ールを形成する。この際、コンタクトホールはRIEに よって形成しているため、コンタクトホールの上部は角 張っている。この角張りは、次工程においてアルミニウ ムのスパッタリングに悪影響を与える。よって、この角 張りを除去するために、800℃程度の熱処理を行う。 また、この熱処理によって、図2(b)の工程において イオン注入された砒素イオンが拡散され、高濃度のソー ス/ドレイン拡散層12が形成される。そして、最後に アルミ配線13を形成する。

【0026】以上の工程により、本発明の実施例1にお けるMOSFETが製造される。図3は、本発明の実施 例1におけるソース/ドレイン領域の不純物の深さ方向 のプロファイルを示しており、図2(c)の断面図にお けるソース/ドレイン拡散層12に対応している。図 20 中、縦軸は不純物濃度(cm-3)、横軸は深さ(Å)を示 している。また、点線はイオン注入直後のプロファイ ル、一点鎖線はソース/ドレイン拡散層12のプロファ イルを示している。

【0027】このプロファイルによると、アモルファス シリコン層 9表面での不純物濃度は、約10²⁰ c m⁻³を 保ちながら、TISI: 層8とシリコン基板1の界面で は約101°cm-3程度の高濃度となるような浅い接合を 形成している。

〔実施例2〕本発明の実施例2は、図4に示される。

【0028】図4は、本発明の実施例2におけるMOS FETの断面図である。図中、図1乃至図2と同符号の ものは同一のものを示している。実施例2では、ソース ✓ドレイン拡散層表面にTiSi₂層8を形成する際 に、同時にゲート電極上にもTiSi2 層8を形成した ものである。これによって、ゲート電極の抵抗も低下す ることができる.

【0029】〔実施例3〕本発明の実施例3は、図5に 示される。図5は、本発明の実施例3におけるMOSF ETの断面図である。図中、図1万至図2と同符号のも のは同一のものを示している。実施例3では、ソース/ ドレイン領域上に一旦シリコン層を形成した後に、Ti S11 層8およびアモルファスシリコン層9を順次形成 し、次いで、イオン注入によりソース/ドレイン拡散層 を形成したものである。これによって、配線層の平坦化 をすることができる。

【0030】なお、メタルシリサイドは、TiSiュの みならず、CoSiz やNiSizなどでもよい。実施 例1では、メタルシリサイド層をソース/ドレイン表面 に形成した後、選択エピタキシャル成長により、TIS 法により、全面に厚さ50AのS1〇z 膜10を形成す 50 1z 層上にアモルファスシリコン層を成長させる。この 7

とき、アモルファスシリコン層の格子定数は、CoSi ・ やNiSi。の格子定数とほぼ同じなので、エピタキ シャル成長がしやすい。


[0031]また、実施例1では、保護層としてアモルファスシリコンを用いているが、これは、保護層の成長温度が低く、下地との密着性がよい等の条件が満たされる膜なら何でもよく、例えば、ボリシリコン、アモルファスカーボン、Ge、SiGe、およびSiCでもよい。上述の如く、本発明の実施例によれば、ソース/ドレイン領域にメタルシリサイド層を形成し、その上に保10護層を積層した後に、ソース/ドレイン拡散層を形成するためのイオン注入を行うことにより、コンタクト抵抗およびシート抵抗の低抵抗化、さらに浅いソース/ドレイン拡散層を備えた半導体装置及びその製造方法を提供することができる。

[0032]

【発明の効果】以上説明したように、本発明によれば、メタルシリサイド層をいわば埋め込んだ構造になっており、ソース/ドレイン拡散層上にメタルシリサイド層を用いたMOSFETのプロセスの安定化を図り、信頼性 20を向上させる効果がある。また、ソース/ドレイン拡散層を形成している不純物の再分布を極力抑制することができるので、ソース/ドレイン拡散層のシャロー化とコンタクト抵抗の低下をもたらし、同時に、ソース/ドレイン接合リークを低下することができる。

【図1】

本発明の実施例1 における MOS FETの工程断面図



【0033】したがって、半導体装置の高性能化、および機細化に寄与するところが大きい。

【図面の簡単な説明】

【図1】本発明の実施例1におけるMOSFETの工程 断面図である。

【図2】本発明の実施例1におけるMOSFETの工程 断面図である。

【図3】本発明の実施例1におけるソース/ドレイン領域の不鈍物の深さ方向のプロファイルである。

7 【図4】本発明の実施例2におけるMOSFETの断面 図である。

【図5】本発明の実施例3におけるMOSFETの断面 図である。

【図6】従来のMOSFETにおける製造途中の断面図である。

【図7】従来のソース/ドレイン領域における不純物の 深さ方向のプロファイルその1である。


【図8】従来のソース/ドレイン領域における不純物の 深さ方向のプロファイルその2である。

20 【符号の説明】

- 6 中濃度のソース/ドレイン拡散層
- 8 メタルシリサイドとなるTiSiz層
- 9 保護層となるアモルファスシリコン層
- 12 高濃度のソース/ドレイン拡散層

[图2]


本発明の実施例1における MOS FETの工程順面図




(図3)

[図4]


本発明の実施例1におけるソース/ドレイン領域の不純物の 深さ方向のプロネイル 本発明の実施例2における MOS FET の断面図






[図6]


従来のMOS FETにおける製造途中の断面図



【図5】


本密明の実施例3におけるMOS FETの断面図






【図7】

従来のソースノドレイン検域における不純物の 深で方向のプロスイルとの1





[图8]

住来のソースノドレイン領域における不能物の 深さ方向のフロネイルその2

